PATENT ABSTRACTS OF JAPAN

(11)Publication number:

11-282746

(43)Date of publication of application: 15.10.1999

(51)Int.Cl.

G06F 12/02 G11C 11/401

(21)Application number: 10-050751

(71)Applicant: INTERNATL BUSINESS MACH CORP (IBM)

(22)Date of filing:


03.03.1998

(72)Inventor: UEDA MAKOTO

(54) DRAM ACCESS METHOD AND DRAM CONTROLLER

(57)Abstract:

PROBLEM TO BE SOLVED: To enable high speed DRAM access. SOLUTION: The method includes a step of accessing a DRAM including a step for discriminating kinds of accesses to the DRAM and a step for switching an access mode in accordance with the discriminated kinds of access, a step for deciding whether or not the address accessed last time matches a column address of the present one, and a step for switching the access mode in accordance with match/nonmatch of the decided column address.



(19) 日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号

特開平11-282746

(43)公開日 平成11年(1999)10月15日

(51) Int.Cl-6

識別記号 590

G06F 12/02

G11C 11/401

 $\mathbf{F} \mathbf{I}$

G06F 12/02

590A

G11C 11/34

362D

審査請求 有 請求項の数25 OL (全 8 買)

(21)出願番号

特願平10-50751

(22)出顧日

平成10年(1998) 3月3日

(71)出願人 390009531

インターナショナル・ビジネス・マシーン

ズ・コーポレイション

INTERNATIONAL BUSIN ESS MASCHINES CORPO

RATION

アメリカ合衆国10504、ニューヨーク州

アーモンク (番地なし)

(72)発明者 上田 真

滋賀県野洲郡野洲町大字市三宅800番地

日本アイ・ピー・エム株式会社 野洲事業

所内


(74)代理人 弁理士 坂口 博 (外1名)

(54) 【発明の名称】 DRAMアクセス方法およびDRAMコントローラ

(57) 【要約】

【課題】 高速なDRAMアクセスを可能とするDRA Mアクセス方法およびDRAMコントローラを提供す る。

【解決手段】 DRAMへのアクセスの種類を判別する ステップと、判別されたアクセスの種類に応じてアクセ ス・モードを切り換えるステップとを含むDRAMへの アクセス方法、さらに前回アクセスのあったアドレスと 現在のアドレスの行アドレスが一致しているか否かを判 獅するステップと、前記判断された行アドレスの一致の 有無に応じてアクセス・モードを切り換えるステップと を含むDRAMへのアクセス方法が提供される



【特許請求の範囲】

【請求項1】 DRAMへのアクセス方法であって、 DRAMアクセスの種類を判別するステップと、 判別されたアクセスの種類に応じてアクセス・モードを 切り換えるステップと、を含む方法。

1

【請求項2】 前記アクセスの種類を判別するステップ が、命令アクセスであるかデータアクセスであるかを判 別することを含む請求項1記載の方法。

【請求項3】 前記アクセスの種類が命令アクセスであ る場合には、その次のアクセスも命令アクセスが続くも 10 【請求項10】 前記アクセス・モードを切り換えるス のと予測して、プリチャージをすることなくアクセスを 終了すること、を含む請求項2記載の方法。

【請求項4】 前記アクセスの種類がデータ・アクセス である場合には、その次のアクセスもデータ・アクセス が続くものと予測して、プリチャージをおこなってアク セスを終了することを含む、請求項2記載の方法。

【請求項5】 前記アクセスモードを切り換えるステッ プが、ページ・モードまたはランダム・アクセス・モー ドを選択することを含む請求項1記載の方法。

【請求項6】 前記アクセスの種類が命令アクセスであ 20 了し、 る場合にはページ・モードが選択され、前記アクセスの 種類がデータ・アクセスである場合にはランダム・アク セス・モードが選択されることを特徴とする、請求項5 記載の方法。

【請求項7】 DRAMへのアクセス方法であって、D RAMへのアクセス・モードが、ページ・モードである かランダム・アクセス・モードであるかを判別するステ

DRAMアクセスの種類を判別するステップと、、 前記判別されたアクセスモードがページ・モードであ り、かつ前記判別されたアクセスの種類が命令アクセス である場合は、CASアクセスのみをおこなうステップ

前記判別されたアクセスモードがページ・モードであ り、かつ前記判別されたアクセスの種類がデータ・アク セスである場合は、プリチャージをした後にランダム・ アクセス・モードに切り換えるステップと、

前記判別されたアクセスモードがランダム・アクセス・ モードであり、かつ前記判別されたアクセスの種類が命 令アクセスである場合は、ページ・モードに切り換える 40 ジ・モードに切り換えるステップと、 ステップと、

前記判別されたアクセスモードがランダム・アクセス・ モードであり、かつ前記判別されたアクセスの種類がデ ータ・アクセスである場合は、RASアクセスとCAS アクセスをおこなった後にプリチャージをしてアクセス を終了するステップと、を含む方法。

【請求項8】 前記ランダム・アクセス・モードに切り 換えるステップが、RASアクセスとCASアクセスを おこなった後にプリチャージをしてアクセスを終了する ステップを含み、

前記ページ・モードに切り換えるステップが、RASア クセスとCASアクセスをおこなってアクセスを終了す るステップを含むことを特徴とする請求項7記載の方

【請求項9】 DRAMへのアクセス方法であって、 前回アクセスのあったアドレスと現在のアドレスの行ア ドレスが一致しているか否かを判断するステップと、 前記判断された行アドレスの一致の有無に応じてアクセ ス・モードを切り換えるステップと、を含む方法。

テップが、ページ・モードまたはランダム・アクセス・ モードを選択すること、を含む請求項9記載の方法。

【請求項11】 前記行アドレスが一致する場合にはペ ージ・モードが選択され、前記行アドレスが一致しない 場合にはランダム・アクセス・モードが選択されるこ と、を特徴とする請求項9記載の方法。

【請求項12】 前記行アドレスが一致する場合には、 その次のアクセスにおいても行アドレスが一致するもの と予測して、プリチャージをすることなくアクセスを終

前記行アドレスが一致しない場合には、その次のアクセ スにおいても行アドレスが一致しないものと予測して、 プリチャージをおこなってからアクセスを終了すること を特徴とする、請求項9記載の方法。

【請求項13】 DRAMへのアクセス方法であって、 DRAMへのアクセス・モードが、ページ・モードであ るかランダム・アクセス・モードであるかを判別するス テップと、

前回アクセスのあったアドレスと現在のアドレスの行ア 30 ドレスが一致しているか否かを判断するステップと、 前記アクセスモードがページ・モードであり、かつ前記 2つの行アドレスが一致している場合は、CASアクセ スのみをおこなうステップと、

前記アクセスモードがページ・モードであり、かつ前記 2つの行アドレスが一致しない場合は、プリチャージを した後にランダム・アクセス・モードに切り換えるステ ップと、

前記アクセスモードがランダム・アクセス・モードであ り、かつ前記2つの行アドレスが一致する場合は、ペー

前記アクセスモードがランダム・アクセス・モードであ り、かつ前記2つの行アドレスが一致しない場合は、R ASアクセスとCASアクセスをおこなった後にプリチ ャージをしてアクセスを終了するステップと、を含む方 法。

【請求項14】 前記ランダム・アクセス・モードに切 り換えるステップが、RASアクセスとCASアクセス をおこなった後にプリチャージをしてアクセスを終了す るステップを含み、

50 前記ページ・モードに切り換えるステップが、RASア

クセスとCASアクセスをおこなってアクセスを終了するステップを含むことを特徴とする請求項13記載の方法。

【請求項15】 DRAMを制御するためのコントロー ラであって、

プロセッサからの信号に応じてDRAMへのアクセスの 種類を判別する手段と、

判別されたアクセスの種類に応じてDRAMへのアクセス・モードを切り換える手段と、

を含むコントローラ。

【請求項16】 前記アクセスの種類を判別する手段 が、命令アクセスであるかデータ・アクセスであるかを 判別することを含む請求項15記載のコントローラ。

【請求項17】 前記アクセスの種類が命令アクセスである場合には、その次のアクセスも命令アクセスが続くものと予測して、プリチャージをすることなくアクセスを終了し、 前記アクセスの種類がデーダ・アクセスである場合には、その次のアクセスもデータ・アクセスが続くものと予測して、プリチャージをおこなってアクセスを終了することを特徴とする、請求項16記載のコントローラ。

【請求項18】 前記アクセス・モードを切り換える手段が、ページ・モードまたはランダム・アクセス・モードを選択することを含む請求項16記載のコントローラ

【請求項19】 前記アクセスの種類が命令アクセスである場合にはページ・モードが選択され、前記アクセスの種類がデータ・アクセスである場合にはランダム・アクセス・モードが選択されることを特徴とする、請求項18記載のコントローラ。

【請求項20】 DRAMを制御するためのコントローラであって、

前回アクセスのあったアドレスと現在のアドレスの行ア ドレスが一致しているか否かを判断する手段と、

前記判断された行アドレスの一致の有無に応じてアクセスモードを切り換える手段と、を含むコントローラ。

【請求項21】 前記アクセス・モードを切り換える手 段が、ページ・モードまたはランダム・アクセス・モー ドを選択することを含む請求項20記載のコントロー ラ。

【請求項22】 前記行アドレスが一致する場合にはページ・モードが選択され、前記行アドレスが一致しない場合にはランダム・アクセス・モードが選択されることを特徴とする、請求項21記載のコントローラ。

【請求項23】 前記行アドレスが一致する場合には、 その次のアクセスにおいても行アドレスが一致するもの と予測して、プリチャージをすることなくアクセスを終 了し、

前記行アドレスが一致しない場合には、その次のアクセスにおいても行アドレスが一致しないものと予測して、

4

プリチャージをおこなってからアクセスを終了すること を特徴とする、請求項20記載のコントローラ。

【請求項24】 DRAMを制御するためのコントロー ラであって、

DRAMへのアクセスモードが、ページ・モードである かランダム・アクセス・モードであるかを判別する手段 レ

前回アクセスのあったアドレスと現在のアドレスの行ア ドレスが一致しているか否かを判断する手段とを含み、

10 前記アクセスモードがページ・モードであり、かつ前記 2つの行アドレスが一致している場合は、CASアクセ スのみをおこない、

前記アクセスモードがページ・モードであり、かつ前記 2つの行アドレスが一致しない場合は、プリチャージを した後にランダム・アクセス・モードに切り換え、

前記アクセスモードがランダム・アクセス・モードであ り、かつ前記2つの行アドレスが一致する場合は、RA SアクセスとCASアクセスをおこない、

続くものと予測して、プリチャージをおこなってアクセ 前記アクセスモードがランダム・アクセス・モードであ スを終了することを特徴とする、請求項16記載のコン 20 り、かつ前記2つの行アドレスが一致しない場合は、R トローラ。 ASアクセスとCASアクセスをおこなった後にプリチ 【請求項18】 前記アクセス・モードを切り換える手 ヤージをしてアクセスを終了すること、を含むコントロ Bが、ページ・モードまたはランダム・アクセス・モー ーラ。

【請求項25】 前記ランダム・アクセス・モードの切り換えが、RASアクセスとCASアクセスをおこなった後にプリチャージをしてアクセスを終了することを含むことを特徴とする請求項24記載のコントローラ。

【発明の詳細な説明】

[0001]

30 【産業上の利用分野】本発明は、一般的には、ダイナミック・ランダム・アクセス・メモリ(DRAM)の制御に関し、さらに詳しく言えば、DRAMへの高速なアクセス方法およびDRAMを制御するためのDRAMコントローラに関する。

[0002]

【従来の技術】DRAMを含むコンピュータ・システムの処理スピードを向上させるためには、DRAMへのアクセス時間を短縮することが重要である。このDRAMへのアクセス時間を短縮する方法として、いわゆるページング法(ページ・モード法)が知られている。ページング法は、DRAMへのアクセスにおいて、一度行アドレスを指定(RASアクセス)した後はこれを固定し、列アドレスの指定(CASアクセス)に応じてデータの読み出しをおこなう方法である。このページング法は、交互にRASアクセスとCASアクセスをおこなう、いわゆるランダム・アクセス法(RASアクセス・モード法)よりもRASアクセス回数が少ない分高速なアクセスが可能となる利点を有する。

【0003】日本国の特許公開公報、平3-25785 50 号には、従来のページング法を用いた記憶装置が開示さ れている。図1はこの記憶装置へのアクセスのフローを 示した図である。図1では、アクセスを開始した後、現 在のアドレスとレジスタに記憶されている前回のアドレ スとを比較し、両者の行アドレスドが一致した場合は列 アドレスを送り、CASアクセスをおこなう。両者の行 アドレスドが一致しない場合は、プリチャージをした後 に行アドレスと列アドレスを送り、RASアクセスとC ASアクセスをおこなう。

【0004】図1のページング法を用いたアクセス方法 をおこなう点で、高速なアクセスを可能にするものであ る。しかしながら、この従来の方法は、行アドレスドが 一致しない場合は、プリチャージをした後にRASアク セスとCASアクセスをおこなう必要がある。したがっ て、行アドレスが一致しない場合は、ランダム・アクセ ス法よりも、反ってプリチャージの時間だけDRAMへ のアクセス動作が遅くなるという欠点がある。すなわ ち、ページング法はあくまで局所性のあるアクセスにお いてのみ有効な方法であると言える。なお、ここで言 う"局所性のあるアクセス"とは、アクセスがメモリのー 20 定のアドレス群(領域)に集中しておこなわれることを 意味する。

【0005】この従来のページング法の欠点を改善した メモリ制御回路が日本国の特許公開公報、平7-848 66号に開示されている。このメモリ制御回路では、メ モリアクセスの局所性を利用して、アクセス要求があっ た時点で行アドレスが前回の行アドレスと一致する可能 性を予測して、アクセスモードを切り換える方法が開示 されている。

【0006】しかしながら、この場合は、メモリアクセ 30 と、を含むコントローラが提供される。 スにおいて行アドレスが一致する可能性を判断するため の条件として、アクセス主体が一致するか否かを利用し ている。ここでアクセス主体とは、一般にバスマスタと 呼ばれるものである。したがって、このメモリ制御回路 では、レジスタ内に新たにアクセス主体番号を導入し、 さらにアクセス主体番号の比較回路等を新たに設ける必 要がある。また、平7-84866号公報では、アクセ スの種類に着目したアクセス方法については何等言及さ れていない。

[0007]

【発明が解決しようとする課題】本発明の目的は、高速 なDRAMアクセスを可能とするDRAMアクセス方法 およびDRAMコントローラを提供することである。

【0008】また、本発明の目的は、従来のページング 法をさらに改善したDRAMアクセス方法およびDRA Mコントローラを提供することである。

【0009】さらに、本発明の目的は、DRAMアクセ スの局所性とDRAMアクセスの種類とアクセス・モー ドとの関係に着目した、新規なDRAMアクセス方法お よびDRAMコントローラを提供することである。

6

【00010】さらに、本発明の目的は、一定のヒント を基にDRAMアクセスの局所性を予測して、高速なD RAMアクセスを可能とする方法およびDRAMコント ローラを提供することである。

[0011]

【課題を解決するための手段】本発明によれば、DRA Mへのアクセスの種類を判別するステップと、判別され たアクセスの種類に応じてアクセス・モードを切り換え るステップと、を含むDRAMへのアクセス方法が提供 は、行アドレスドが一致した場合はCASアクセスのみ 10 される。ここで、アクセスの種類とは、命令アクセスま たはデータ・アクセスを意味する。また、アクセス・モ ードとは、ページ・モードまたはランダム・アクセス・ モードを意味する。

> 【0012】また、本発明によれば、DRAMへのアク セス方法であって、前回アクセスのあったアドレスと現 在のアドレスの行アドレスが一致しているか否かを判断 するステップと、前記判断された行アドレスの一致の有 無に応じてアクセス・モードを切り換えるステップと、 を含む方法が提供される。

【0013】さらに、本発明によれば、プロセッサから の信号に応じてDRAMへのアクセスの種類を判別する 手段と、判別されたアクセスの種類に応じてDRAMへ のアクセス・モードを切り換える手段とを含む、DRA Mを制御するためのコントローラが提供される。

【0014】さらに、本発明によれば、DRAMを制御 するためのコントローラであって、前回アクセスのあっ たアドレスと現在のアドレスの行アドレスが一致してい るか否かを判断する手段と、前記判断された行アドレス の一致の有無に応じてアクセスモードを切り換える手段

[0015]

【発明の実施の形態】本発明の詳細な説明に移る前に、 本発明の意義をより理解しやすくするために、本発明の 発明者によって新たに見いだされた本発明の契機となっ た事項について、その概要を簡単に説明する。

【0016】本発明の発明者は、DRAMアクセス種類 によって、直前のアクセスにおける行アドレスと現在の のアクセスにおける行アドレスが一致(ページ・ヒッ ト) する確率が異なることを新たに見いだした。すなわ 40 ち、命令アクセスである場合の方がデータ・アクセスの 場合よりもページ・ヒットする確率が高い、言いかえれ ば局所性が高いことを見いだした。ここで命令アクセス とはプログラムへのアクセスを意味し、データ・アクセ スとは文字通りのデータへのアクセスを意味する。さら に、本発明者は、命令アクセスとデータ・アクセスの発 生頻度を調べた結果、2つのアクセスは各々連続して発 生する確率が高いことも見いだした。したがって、ペー ジ・ヒットとページ・ミスは各々連続して発生する確率 が高いことを見いだした。よって、本発明は、一言で言 50 うとDRAMアクセスの種類とアクセスの局所性(ペー

ジ・ヒットする確率) と同一アクセスの発生頻度に着目 してなされたものである。

【0017】図2は本発明の第1の実施例のDRAMア クセス方法のフローを示した図である。図2において、 バンクアクテイブ状態、すなわちページ・モードが選択 され既に行選択(RASアクセス)が行われている状態 からアクセスが開始される。最初に、DRAMアクセス の種類が命令アクセスであるかデータ・アクセスである かが判断される。

には、ページ・モードがそのまま維持されてASアクセ スのみをおこなってアクセスを終了する。言いかえれ ば、命令アクセスである場合には、その次のアクセスも 命令アクセスであると予測して、プリチャージをするこ となくバンクアクテイブ状態に戻る。

【0019】一方、アクセスの種類がデータ・アクセス である場合には、ページ・モードからランダム・アクセ ス・モードへ切り換えられ、プリチャージをおこなった 後にRASアクセスとCASアクセスを行い、さらに最 いかえれば、データ・アクセスである場合には、その次 のアクセスもデータ・アクセスであると予測して、プリ チャージをおこなってバンクアイドル状態、すなわちR ASアクセスされていない状態(RASモード)に移

【0020】図2のバンクアイドル状態(RASモー ド)から、さらに次のアクセスが開始される。そして、 同様にして、最初にアクセスの種類が判断される。命令 アクセスである場合には、RASアクセスとCASアク アクセス・モードにおいて通常実行されるプリチャージ はおこなわれない。言いかえれば、命令アクセスである 場合には、その次のアクセスも命令アクセスであると予 測して、プリチャージをすることなくパンクアクテイブ 状態、すなわちページ・モードに移る。

【0021】一方、アクセスの種類がデータ・アクセス である場合には、RASアクセスとCASアクセスとプ リチャージをおこなってアクセスを終了する。言いかえ れば、データ・アクセスである場合には、その次のアク ジをおこなってバンクアイドル状態、すなわちRASア クセスされていない状態(RASモード)を維持する。

【0022】図2のフローにおいては、DRAMアクセ スの種類に応じてアクセス・モードを切り換えている。 すなわち、アクセスの種類が命令アクセスであるかデー タ・アクセスであるかをヒントにして、その次のアクセ スがページ・モードまたはRASモードを予測し、この 2つのモードいずれかを自動的に選択している。この場 合、前回アクセスのあったアドレスと現在のアドレスの 行アドレスの一致の有無は考慮されない。この方法は、

本発明者によって見いだされた、2つのアクセスは各々 連続して発生する確率が高いという知見に基づくもので ある。この方法によれば、データ・アクセスである場合 は、行アドレスの一致の有無に拘らず、強制的にRAS モードが選択される。したがって、従来のページング法 のように、行アドレスドが一致しない場合は毎回プリチ ャージをおこなわなければならないという欠点を回避す ることができる。

【0023】図3は本発明の第2の実施例のDRAMア 【0018】アクセスの種類が命令アクセスである場合 10 クセス方法のフローを示した図である。図3において、 バンクアクテイブ状態、すなわちページ・モードが選択 され既に行選択 (RASアクセス) が行われている状態 からアクセスが開始される。最初に、ページ・ヒットの 有無が、すなわち前回アクセスのあったアドレスと現在 のアドレスの行アドレスが一致しているか否かが判断さ れる。

【0024】ページ・ヒットする場合(行アドレスが一 致する場合)には、ページ・モードがそのまま維持され CASアクセスのみをおこなってアクセスを終了する。 後にプリチャージをおこなってアクセスを終了する。言 20 言いかえれば、ページ・ヒットする場合には、その次の アクセスも行アドレスが一致するものと予測して、プリ チャージをすることなくバンクアクテイブ状態に戻る。 【0025】一方、ページ・ミスする場合(行アドレス が一致しない場合)には、ページ・モードからランダム アクセス・モードへ切り換えられ、プリチャージをお こなった後にRASアクセスとCASアクセスを行い、 さらに最後にプリチャージをおこなってアクセスを終了 する。言いかえれば、ページ・ミスする場合には、その 次のアクセスも行アドレスが一致しないものと予測し セスをおこなってアクセスを終了する。この時、RAS 30 て、プリチャージをおこなってバンクアイドル状態、す なわちRASアクセスされていない状態(RASモー ド)に移る。

【0026】図3のバンクアイドル状態(RASモー ド)から、さらに次のアクセスが開始される。そして、 同様にして、ページ・ヒットの有無が、すなわち前回ア クセスのあったアドレスと現在のアドレスの行アドレス が一致しているか否かが判断される。ページ・ヒットす る場合には、RASアクセスとCASアクセスをおこな ってアクセスを終了する。この時、RASアクセス・モ セスもデータ・アクセスであると予測して、プリチャー 40 ードにおいて通常実行されるプリチャージはおこなわれ ない。言いかえれば、ページ・ヒットする場合には、そ の次のアクセスにおいてもページ・ヒットするものと予 測して、プリチャージをすることなくバンクアクテイブ 状態、すなわちページ・モードに移る。

> 【0027】一方、ページ・ミスする場合(行アドレス が一致しない場合)には、RASアクセスとCASアク セスとプリチャージをおこなってアクセスを終了する。 言いかえれば、ページ・ミスする場合には、その次のア クセスにおいてもページ・ミスするものと予測して、プ 50 リチャージをおこなってバンクアイドル状態、すなわち

9 RASアクセスされていない状態(RASモード)を維 持する。

【0028】図3のフローにおいては、ページ・ヒット の有無に応じてアクセス・モードを切り換えている。す なわち、ページ・ヒットの有無をヒントにして、その次 のアクセスがページ・ヒットするか否かを予測し、それ に対応したアクセス・モードを自動的に選択している。 この方法は、本発明者によって見いだされた、ページ・ ヒットとページ・ミスは、各々連続して発生する確率が によれば、ページ・ミスが続く場合は強制的にRASモ - ドを選択し続ける。したがって、従来のページング法 で問題となっている、ページ・ミスする場合は毎回プリ チャージをおこなわなければならないという欠点を回避 することができる。

【0029】図4は、本発明のDRAMを制御するため のコントローラを含むコンピュータ・システムの一実施 例を示した図である。バス9を介して、マイクロ・プロ セッサ4、入力装置5、表示装置6、外部メモリコント ローラ8、内部メモリ3が接続されている。内部メモリ 20 速なDRAMアクセスが可能となる。 3には本発明のコントローラ1とDRAM2、CASH メモリ10が含まれている。なお、図示はされていない が、メモリとしてSRAM等の他のメモリを含めること ができることは言うまでもない。

【0030】図5は、本発明のDRAMコントローラ1 の一実施例の構成を示した図である。コントローラ1 は、制御部11、比較回路12、レジスタ回路13から 構成される。なお、ここでいう制御部には、プロセッサ からの信号に応じてDRAMへのアクセスの種類を判別 へのアクセス・モードを切り換える手段、さらにマルチ プレクサ等が含まれる。

【0031】CPU4からは、バス9を介して、メモリ アクセスの種類(命令アクセスまたはデータ・アクセス) を示す信号が送られてくる。制御部11はこの信号に基 づき上述した図2のフローに従った制御をおこなう。す なわち、制御部11内の判別する手段は、この信号に基 づきアクセスの種類を判別する。制御部11内の切り換 える手段は、判別されたアクセスの種類に応じた制御信 号を生成する。そして、制御部11からDRAM2へ信 40 8 外部メモリ・コントローラ 号線14を介してRASアクセス信号、CASアクセス 信号、アドレス信号などの制御信号が送られる。なお、 同時にCASHメモリIO等へも制御信号が送られる。

【0032】レジスタ回路13は入力されるアドレス信 号の履歴を保持すると同時に、適時比較回路12にアド レス信号を出力する。アドレス信号には行アドレスおよ

び列アドレスが含まれる。比較回路12は現在のアドレ スとレジスタ回路13から来る前国のアドレスとを比較 し、その結果を制御部11に出力する。制御部11は、 この信号に基づき上述した図3のフローに従った制御を おこなう。すなわち、制御部11はDRAM2へ信号線 14を介して、RASアクセス信号、CASアクセス信 号、アドレス信号などの制御信号を選択的に送り出す。 なお、同時にCASHメモリ10等へも制御信号が送ら

高いという知見に基づくものである。そして、この方法 10 【0033】以上説明したように、本発明は、アクセス の種類またはページ・ヒットの有無を基に、その次のア クセスの種類またはページ・ヒットの有無を予測して、 アクセス・モードを選択するものである。したがって、 従来のページング法のように、ページ・ヒットしない場 合に毎回プリチャージを行なう必要がなくなり、DRA Mへの高速なアクセスが可能となる。また、本発明によ れば、アクセスの種類の連続性またはページ・ヒット (ページ・ミス) の連続性に対応したDRAMアクセス を行うことができる。したがって、この点からもより高

【図面の簡単な説明】

【図1】従来のページング法を用いたメモリ制御のフロ ーを示した図である。

【図2】本発明の一実施例のDRAMアクセス方法のフ ローを示す図である。


【図3】本発明の一実施例のDRAMアクセス方法のフ ローを示す図である。

【図4】本発明の一実施例のDRAMコントローラを含 むコンピュータ・システムを示す図である。

する手段、判別されたアクセスの種類に応じてDRAM 30 【図 5】本発明の一実施例のDRAMコントローラの構 成を示す図である。

【符号の説明】

- 1 コントローラ
- 2 DRAM
- 3 内部メモリ
- 4 MPU
- 5 入力装置
- 6 表示装置
- 7 外部メモリ
- - 9 バス
 - 11 制御部
 - 12 比較回路
 - 13 レジスタ
 - 14 信号線



【図3】

